430-4140/01 – Digitální systémy s FPGA (DSF)

Garantující katedraKatedra aplikované elektronikyKredity5
Garant předmětuIng. Martin Sobek, Ph.D.Garant verze předmětuIng. Martin Sobek, Ph.D.
Úroveň studiapregraduální nebo graduálníPovinnostvolitelný odborný
Ročník1Semestrletní
Jazyk výukyčeština
Rok zavedení2024/2025Rok zrušení
Určeno pro fakultyFEIUrčeno pro typy studianavazující magisterské
Výuku zajišťuje
Os. čís.JménoCvičícíPřednášející
SOB060 Ing. Martin Sobek, Ph.D.
Rozsah výuky pro formy studia
Forma studiaZp.zak.Rozsah
prezenční Zápočet a zkouška 2+3
kombinovaná Zápočet a zkouška 10+12

Cíle předmětu vyjádřené dosaženými dovednostmi a kompetencemi

Po absolvování předmětu student umí definovat základní požadavky na digitální systémy v široké oblasti aplikované elektroniky, zejména pro aplikace řízení výkonových měničů a také zpracování dat v systémech pracujícím v reálném čase. Umí samostatně realizovat návrh digitálního systému v některém z HDL a tento implementovat do programovatelných hradlových polí. Získané poznatky tvoří součást znalostí inženýra se zaměřením na oblast aplikované elektroniky.

Vyučovací metody

Přednášky
Experimentální práce v laboratoři

Anotace

Předmět rozvíjí základní poznatky z číslicové techniky a logických obvodů. Zaměřuje analýzu číslicových sytému a jejich popis pomocí HDL. Zabývá se problematikou návrhu jednotlivých částí digitálního systému pro aplikace v průmyslové i komerční elektronice. Vlastnosti digitálního systému jsou prezentovány na jednoduchých příkladech, které umožnují proniknout do oboru návrhu a popisu systému za pomocí HDL.

Povinná literatura:

KOLOUCH, Jaromír. Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů: [příručka]. Brno: VUTIUM, 2012. ISBN 978-80-214-4516-1. BHASKER, Jayaram. A verilog HDL primer. 3rd ed. Allentown: Star Galaxy Publishing, c2005. ISBN 0-9650391-6-1.

Doporučená literatura:

BRTNÍK, Bohumil. Číslicové systémy. Praha: BEN - technická literatura, 2011. ISBN 978-80-7300-407-1. ŠŤASTNÝ, Jakub. FPGA prakticky: realizace číslicových systémů pro programovatelná hradlová pole. Praha: BEN - technická literatura, 2010. ISBN 978-80-7300-261-9. PINKER, Jiří a POUPA, Martin. Číslicové systémy a jazyk VHDL. Praha: BEN - technická literatura, 2006. ISBN 80-7300-198-5. MALÝ, Martin. Data, čipy, procesory: vlastní integrované obvody na koleni. Praha: CZ.NIC, z.s.p.o., 2020. CZ.NIC. ISBN 978-80-88168-56-0.

Forma způsobu ověření studijních výsledků a další požadavky na studenta

Průběžná kontrola studia: Kontrolní testy č.1 a č.2. Podmínky udělení zápočtu: Účast na laboratorní výuce (100 %). Odevzdání protokolů z měření. Absolvování všech kontrolních testů v řádném termínu. Získání minimálně 25 bodů. Bodové hodnocení cvičení – maximálně 40 bodů, test T1 - max. 10 bodů, test T2 - max. 10 bodů, laboratorní úlohy - max. 20 bodů.

E-learning

Další požadavky na studenta

Další požadavky na studenta nejsou

Prerekvizity

Předmět nemá žádné prerekvizity.

Korekvizity

Předmět nemá žádné korekvizity.

Osnova předmětu

Přednášky: Digitální systémy, základní požadavky na číslicový systém, význam a použití programovatelných hradlových polí. Přehled způsobů popisu digitálních obvodů, přehled jazyků HDL, přehled vývojových prostředí a syntetizátorů. Základy syntaxe jazyka Verilog a SystemVerilog, srovnání s jazykem VHDL. Jednotky a konstrukční typy, moduly a jejich brány. Verilog – Propojení a proměnné, skalární a vektorové signály, datové typy, výrazy a operátory. Verilog - Přiřazovací příkazy, procedurální kód, rozhodovací příkazy, smyčky, modelovaní a inicializace paměťových prvků. Verilog – strukturální styl popisu systému, vytvářeni hierarchických modelů. Verilog - pokročilé prvky jazyka SystemVerilog, datové struktury, uniony, rozhraní. Verilog - ověření funkce a testování, nastavení a řízení simulace, časová analýza. Programovatelná hradlová pole – princip činnosti, IO piny a jejich vlastnosti, hodinové signály – oscilátory, konfigurace obvodů, programovací prostředky, konstrukční zásady. Analogový výstup, digitální modulace, PWM, Sigma-Delta. Stavové automaty, pokročilé sekvenční obvody. IP, OpenCores a hardware s FPGA. Základy jazyka VHDL, syntaxe, datové typy a signály Laboratoře: Úvod do problematiky digitálního návrhu, seznámení se s vývojovými prostředky. Kombinační logické obvody – procvičení syntaxe a základních konstrukcí jazyka Verilog Laboratorní úloha – úplná sčítačka, řešení včetně testování Sekvenční logické obvody – způsoby zápisu chování obvodu, procesy a funkce Laboratorní úloha – čítač Test č. 1 - Ověření znalostí prvního části přednášek a cvičení. Analogový výstup – digitální modulace, generování signálů PWM a další Laboratorní úloha – sigma-delta modulátor Stavové automaty – UART, I2C, komunikace s MCU Laboratorní úloha – Aplikace UART a I2C sběrnice

Podmínky absolvování předmětu

Prezenční forma (platnost od: 2024/2025 zimní semestr)
Název úlohyTyp úlohyMax. počet bodů
(akt. za podúlohy)
Min. počet bodůMax. počet pokusů
Zápočet a zkouška Zápočet a zkouška 100 (100) 51
        Zápočet Zápočet 40 (40) 20
                Test č. 1 Písemka 10  2 1
                Test č. 2 Písemka 10  2 1
                Protokoly z laboratorních cvičení Laboratorní práce 20  10 1
        Zkouška Zkouška 60 (60) 15 3
                Písemná část zkoušky Písemná zkouška 40  10 1
                Ústní část zkoušky Ústní zkouška 20  2 1
Rozsah povinné účasti: Účast na laboratorní výuce (100%) Absolvování všech kontrolních testů v řádném termínu. Odevzdání protokolů z měření.

Zobrazit historii

Podmínky absolvování předmětu a účast na cvičeních v rámci ISP: Splnění všech povinných úkolů v individuálně dohodnutých termínech.

Zobrazit historii

Výskyt ve studijních plánech

Akademický rokProgramObor/spec.Spec.ZaměřeníFormaJazyk výuky Konz. stř.RočníkZLTyp povinnosti
2024/2025 (N0714A060006) Aplikovaná elektronika K čeština Ostrava 1 volitelný odborný stu. plán
2024/2025 (N0714A060006) Aplikovaná elektronika P čeština Ostrava 1 volitelný odborný stu. plán

Výskyt ve speciálních blocích

Název blokuAkademický rokForma studiaJazyk výuky RočníkZLTyp blokuVlastník bloku

Hodnocení Výuky

Předmět neobsahuje žádné hodnocení.