454-0001/01 – Logical Circuits (LO)

Gurantor departmentDepartment of TelecommunicationsCredits4
Subject guarantorprof. Ing. Zdeněk Diviš, CSc.Subject version guarantorprof. Ing. Zdeněk Diviš, CSc.
Study levelundergraduate or graduateRequirementCompulsory
Year1Semesterwinter + summer
Study languageCzech
Year of introduction1992/1993Year of cancellation2003/2004
Intended for the facultiesFEIIntended for study typesMaster
Instruction secured by
LoginNameTuitorTeacher giving lectures
CHM15 Ing. Zdeňka Chmelíková, Ph.D.
DIV20 prof. Ing. Zdeněk Diviš, CSc.
Extent of instruction for forms of study
Form of studyWay of compl.Extent
Full-time Credit and Examination 2+2

Subject aims expressed by acquired skills and competences

Teaching methods

Summary

Logical combinational circuits - characterization of the logical system, logic variable, logical operator, Bool's algebra basics, logical function in additional and multiplication style, minimization of the functions, combination circuits' realization, hazardous states in logical circuits, removal methods, logical sequential synchronous and asynchronous circuits, description of the passing functions and outputs, analysis of synchronous sequential circuits, memory elements RS, RST, D, JK, register, shift register, bidirectional shift register, synchronous and asynchronous counter, special flip-flop circuits, multiplexer a demultiplexers, binary adder, multiplier and comparative function generator.

Compulsory literature:

Recommended literature:

Way of continuous check of knowledge in the course of semester

E-learning

Další požadavky na studenta

Prerequisities

Subject has no prerequisities.

Co-requisities

Subject has no co-requisities.

Subject syllabus:

Přednášky: přednášky cvičení Charakteristika logického systému, proměnné, logické hodnoty, číselné soustavy, vzájemné převody mezi soustavami. Podmínky zápočtu, bezpečnostní školení, převody mezi soustavami. Boolovská funkce úplná, neúplná, tabulkové, vektorové a geometrické vyjádření funkcí. Kombinační obvody, logické operátory, zápis logické funkce v součtovém a součinovém tvaru, Boolova algebra pro zjednodušování funkcí, pravidla De Morganova. Návrh kombinačních obvodů pomocí Booleovy algebry. Minimalizace funkcí pomocí Karnaughových map, minimalizační metoda Mc Cluskeho. Návrh kombinačních obvodů pomocí Karnaughovy mapy. Realizace kombinačních obvodů, charakteristické hodnoty logických integrovaných obvodů a jejich přenosová charakteristika, realizace členy NAND a NOR, vícevstupovými hradly, obvody AND-OR-INVERT,obvody s otevřeným kolektorem, programovatelnými obvody. Návrh kombinačních obvodů pomocí motody McCluskey a paměti PROM. Lab. cv. 1. Praktické zapojování kombinačního obvodu. Hazardní stavy v logických obvodech, statický, dynamický, souběhový hazard, způsob odstranění. Lab. cv. 2. Odevzdání samostatné práce 1. Logické sekvenční obvody, charakteristika, Mealyho a Moorův typ, synchronní a asynchronní obvody, popis funkcí přechodů a výstupů. Lab. cv. 3. Odevzdání samostatné práce 1. Analýza synchronních sekvenčních obvodů, diagram signálních toků, orientovaný graf, paměťové členy RS, T, D, JK. Lab. cv. 4. Kontrolní test. Návrh synchronních sekvenčních obvodů, sestavení výstupních a budících Boolovských funkcí, realizace paměťového členu klopným obvodem D, JK, realizace sekvenčního obvodu pomocí paměti PROM. Lab. cv. 5. Praktické zapojování obvodů RS a paměťových obvodů JK a D. Návrh synchronních obvodů s paměťovými obvody D. Analýza asynchronních sekvenčních obvodů se ynchronizovanými paměťovými člen. Návrh synchronních sekvenčních obvodů s paměťovými obvody JK a pamětí PROM. Základní standardní zapojení, registr, posuvný registr, obousměrný posuvný registr, čítače synchronní a asynchronní, zvláštní klopné obvody, multiplexer a demultiplexer. Lab. cv. 6. Praktické cvičení. Řadiče, návrh posuvných registrů pro generování binární posloupnosti. Lab. cv. 7. Odevzdání samostatné práce 2. Návrh binární sčítačky, násobičky a generování porovnávacích funkcí. Lab. cv. 8. Odevzdání samostatné práce 2.

Conditions for subject completion

Full-time form (validity from: 1960/1961 Summer semester)
Task nameType of taskMax. number of points
(act. for subtasks)
Min. number of points
Exercises evaluation and Examination Credit and Examination 100 (145) 51
        Examination Examination 100  0
        Exercises evaluation Credit 45  0
Mandatory attendence parzicipation:

Show history

Occurrence in study plans

Academic yearProgrammeField of studySpec.FormStudy language Tut. centreYearWSType of duty
2002/2003 (M2612) Electrical Engineering and Computer Science (2612T999) Common Base for FEI P Czech Ostrava 1 Compulsory study plan
2001/2002 (M2612) Electrical Engineering and Computer Science (2601T004) Measurement and Control Engineering P Czech Ostrava 1 Compulsory study plan
2001/2002 (M2612) Electrical Engineering and Computer Science (2612T018) Electronics and Communication Technology P Czech Ostrava 1 Compulsory study plan
2001/2002 (M2612) Electrical Engineering and Computer Science (2612T999) Common Base for FEI P Czech Ostrava 1 Compulsory study plan
2001/2002 (M2612) Electrical Engineering and Computer Science (2642T004) Electrical Machines, Apparatus and Drives (10) Elektrické stroje a přístroje P Czech Ostrava 1 Compulsory study plan
2001/2002 (M2612) Electrical Engineering and Computer Science (2642T004) Electrical Machines, Apparatus and Drives (20) Elektrické pohony a výkonová elektronika P Czech Ostrava 1 Compulsory study plan
2001/2002 (M2612) Electrical Engineering and Computer Science (3902T023) Computer Science P Czech Ostrava 1 Compulsory study plan
2001/2002 (M2612) Electrical Engineering and Computer Science (3907T001) Electrical Power Engineering P Czech Ostrava 1 Compulsory study plan
2000/2001 (M2612) Electrical Engineering and Computer Science (2612T999) Common Base for FEI P Czech Ostrava 1 Compulsory study plan

Occurrence in special blocks

Block nameAcademic yearForm of studyStudy language YearWSType of blockBlock owner