455-0915/01 – Circuit Design for Control Systems using VHDL ()
Gurantor department | Department of Measurement and Control | Credits | 0 |
Subject guarantor | prof. Ing. Karel Vlček, CSc. | Subject version guarantor | prof. Ing. Karel Vlček, CSc. |
Study level | postgraduate | Requirement | Choice-compulsory |
Year | | Semester | winter + summer |
| | Study language | Czech |
Year of introduction | 1960/1961 | Year of cancellation | 2005/2006 |
Intended for the faculties | FEI | Intended for study types | Doctoral |
Subject aims expressed by acquired skills and competences
Teaching methods
Summary
The system design for control is conditioned by asking of analogue signal processing. The external tester gives only part of results in the high scale integration. The Boundary-Scan Test method application (B-ST) requires the application interconnection: TAP, interface control unit of TAP, register of built-in test structure B-ST. Languages for test designs are used for support of testing. This support runs on the GALILEO at the workstations HP712. The support architecture B-ST of programmable application specific circuits is used for PLD and FPGA.
Compulsory literature:
Recommended literature:
Way of continuous check of knowledge in the course of semester
Průběžná kontrola studia:
Zpracování samostatného projektu
E-learning
Other requirements
Prerequisities
Subject has no prerequisities.
Co-requisities
Subject has no co-requisities.
Subject syllabus:
Přednášky:
Modelování elektronických obvodů, návrh konečných automatů, využití knihovních prvků VHDL při návrhu hradlových polí. Návrh testů elektronických obvodů, deterministické, pseudonáhodné a heuristické testy, využití v biomedicíně.
Návrh obvodů se snadným testováním, autonomně testované obvody, podpora návrhu architektury, automatizace návrhu testů, jazyk BSDL, podpora testování přístrojovou technikou, logické analyzátory. Návrh architektur s vysokým stupněm paralelismu.
Modelování poruch na úrovni modelů chování, porovnání aritmetických a data-flow modelů chování, jejich interpretace při překladu do struktury hradlového pole, překlad modelů chování do různých architektur (re-targeting).
Teorie pseudonáhodného generování testovacích vektorů, užití uživatelem specifikovaných datových registrů ve struktuře Boundary-Scan Test architektury. Vyhodnocování kvality autonomního testu pomocí zkušebních programů (benchmark).
Návrh testovacích struktur regulárních obvodů CPLD, prostředky pro snadné testování a pro autonomní testování, vyhodnocování výsledků testů regulárních obvodů, poruchy vzniklé chybným programováním a jejich rozpoznání.
Návrh systémových testů v systémech se snadným testováním, vyhodnocování autonomních testů, komprimace odezev, pokrytí poruchy testem, náklady na testování, technologičnost výroby a vyhodnocování testů, zabezpečení proti vlivu poruch (current testing), spolehlivost.
Testování analogových a smíšených obvodů, modelování poruch analogových obvodů, metody vyhodnocování testů analogových obvodů, vestavěné struktury pro snadné testování analogových obvodů, vyhodnocování testů pomocí neuronových
sítí.
Projekty:
Ke zkoušce je požadován projekt, který představuje komplexní smíšený systém.
Conditions for subject completion
Occurrence in study plans
Occurrence in special blocks
Assessment of instruction
Předmět neobsahuje žádné hodnocení.