455-0915/01 – Návrh obvodů pro řídicí systémy s použitím VHDL ()

Garantující katedra	Katedra měřicí a řídicí techniky	Kredity	0
Garant předmětu	prof. Ing. Karel Vlček, CSc.	Garant verze předmětu	prof. Ing. Karel Vlček, CSc.
Úroveň studia	postgraduální	Povinnost	povinně volitelný
Ročník		Semestr	zimní + letní
		Jazyk výuky	čeština
Rok zavedení	1960/1961	Rok zrušení	2005/2006
Určeno pro fakulty	FEI	Určeno pro typy studia	doktorské

Rozsah výuky pro formy studia
Forma studia	Zp.zak.	Rozsah
prezenční	Zápočet a zkouška	2+0
kombinovaná	Zápočet a zkouška	2+0

Cíle předmětu vyjádřené dosaženými dovednostmi a kompetencemi

Návrh systémů pro řídicí účely je doprovázeno požadavky pro začlenění systémů do prostředí analogových signálů. V tomto směru je důraz kladen na návrh smíšených systémů a obvodů. Simulace analogových čáastí smíšených systémů je stěžejní částí yískaných dovedností. Způsob použití simulačního systému je specifický a vyžaduje, aby absolvent byl schopen správně smíšený systém rozděit na části, které budou syntetizovatelné.

Vyučovací metody

Anotace

Metody testování číslicových a analogových integrovaných struktur. Modely poruch, generování testů, deterministické, pseudonáhodné a heuristické testování. Návrh architektury obvodu pro snadné testování. Testování vnějším testerem, vestavěné diagnostické prostředky. Aplikace metody Boundary-Scan Test (B-ST). Aplikační připojení: TAP, řadič rozhraní TAP, registry vestavěné testovací struktury B-ST. Jazyky pro návrh testů. Podpora návrhu obvodů pro snadné testování prostředky GALILEO na pracovních stanicích HP712. Podpůrná architektura B-ST programovatelných zákaznických obvodů PLD a FPGA.

Povinná literatura:

Vlček, K.: PLD Test Methods. PDS '95 Conf. Proc., (Gliwice, Poland, Nov. 9 - 10, 1995),p. 77 - 84. Vlček, K.: VHDL and BSDL - Orhtogonal Tools. Proc. of the DDECS '95, (Sept. 19 - 21, 1995), pp. 23 -26, ISBN 80-901751-9-8. Vlček, K.: Testing of PLD Structures by Boundary-Scan Architecture. Conf. Proc., (Ostrava, Czech Republic, 26 - 28, 1996), pp. 258 - 265, ISBN 80-85988-12-7.

Doporučená literatura:

Vlček,K.-Popelek,J.: Analog Hardware Description Language and its Relations to VHDL. Radioengineering, vol. 5, no. 3, pp. 9 - 11, (Sept. 1996), ISSN 1210-2512. Popelek,J.-Vlček,K.: VHDL - AMS: State of the Art. Conf. Proc. of the DDECS '97, (May 12 - 16, 1997), pp. 101 - 110, ISBN 80-85988-19-4. Vlček, K.: Remote Control and Testing of the Interactive TV-Decoder. Radioengineering vol. 4, no. 4, (Dec. 1995), pp. 9 - 12, ISSN 1210-2512. Vlček, K.: VHDL - jazyk pro návrh číslicových obvodů. ST 11/94, str. 467 - 469. Coelho, D.R.: The VHDL Handbook. Kluwer Acad. Publish. (1989).

Forma způsobu ověření studijních výsledků a další požadavky na studenta

Průběžná kontrola studia: Zpracování samostatného projektu

E-learning

Další požadavky na studenta

Prerekvizity

Předmět nemá žádné prerekvizity.

Korekvizity

Předmět nemá žádné korekvizity.

Osnova předmětu

Přednášky: Modelování elektronických obvodů, návrh konečných automatů, využití knihovních prvků VHDL při návrhu hradlových polí. Návrh testů elektronických obvodů, deterministické, pseudonáhodné a heuristické testy, využití v biomedicíně. Návrh obvodů se snadným testováním, autonomně testované obvody, podpora návrhu architektury, automatizace návrhu testů, jazyk BSDL, podpora testování přístrojovou technikou, logické analyzátory. Návrh architektur s vysokým stupněm paralelismu. Modelování poruch na úrovni modelů chování, porovnání aritmetických a data-flow modelů chování, jejich interpretace při překladu do struktury hradlového pole, překlad modelů chování do různých architektur (re-targeting). Teorie pseudonáhodného generování testovacích vektorů, užití uživatelem specifikovaných datových registrů ve struktuře Boundary-Scan Test architektury. Vyhodnocování kvality autonomního testu pomocí zkušebních programů (benchmark). Návrh testovacích struktur regulárních obvodů CPLD, prostředky pro snadné testování a pro autonomní testování, vyhodnocování výsledků testů regulárních obvodů, poruchy vzniklé chybným programováním a jejich rozpoznání. Návrh systémových testů v systémech se snadným testováním, vyhodnocování autonomních testů, komprimace odezev, pokrytí poruchy testem, náklady na testování, technologičnost výroby a vyhodnocování testů, zabezpečení proti vlivu poruch (current testing), spolehlivost. Testování analogových a smíšených obvodů, modelování poruch analogových obvodů, metody vyhodnocování testů analogových obvodů, vestavěné struktury pro snadné testování analogových obvodů, vyhodnocování testů pomocí neuronových sítí. Projekty: Ke zkoušce je požadován projekt, který představuje komplexní smíšený systém.

Podmínky absolvování předmětu

Prezenční forma (platnost od: 1960/1961 letní semestr, platnost do: 2012/2013 letní semestr)

Název úlohy	Typ úlohy	Max. počet bodů (akt. za podúlohy)	Min. počet bodů	Max. počet pokusů
Zápočet a zkouška	Zápočet a zkouška	100 (145)	51	3
Zkouška	Zkouška	100	0	3
Zápočet	Zápočet	45	0	3

Rozsah povinné účasti:

Zobrazit historii

Podmínky absolvování předmětu a účast na cvičeních v rámci ISP:

Zobrazit historii

Výskyt ve studijních plánech

Akademický rok	Program	Obor/spec.	Forma	Jazyk výuky	Konz. stř.	Typ povinnosti
2005/2006	(P2645) Elektrotechnika, sdělovací a výpočetní technika	(2612V045) Technická kybernetika	P	čeština	Ostrava	povinně volitelný	stu. plán
2004/2005	(P2645) Elektrotechnika, sdělovací a výpočetní technika	(2612V045) Technická kybernetika	P	čeština	Ostrava	povinně volitelný	stu. plán
2003/2004	(P2645) Elektrotechnika, sdělovací a výpočetní technika	(2612V045) Technická kybernetika	P	čeština	Ostrava	povinně volitelný	stu. plán
2002/2003	(P2612) Elektrotechnika a informatika	(2612V045) Technická kybernetika	P	čeština	Ostrava	povinně volitelný	stu. plán
2001/2002	(P2612) Elektrotechnika a informatika	(2612V045) Technická kybernetika	P	čeština	Ostrava	povinně volitelný	stu. plán

Výskyt ve speciálních blocích

Název bloku	Akademický rok	Forma studia	Jazyk výuky	Ročník	Z	L	Typ bloku	Vlastník bloku

Hodnocení Výuky

Předmět neobsahuje žádné hodnocení.