455-0915/01 – Circuit Design for Control Systems using VHDL ()

Gurantor departmentDepartment of Measurement and ControlCredits0
Subject guarantorprof. Ing. Karel Vlček, CSc.Subject version guarantorprof. Ing. Karel Vlček, CSc.
Study levelpostgraduateRequirementChoice-compulsory
YearSemesterwinter + summer
Study languageCzech
Year of introduction1960/1961Year of cancellation2005/2006
Intended for the facultiesFEIIntended for study typesDoctoral
Extent of instruction for forms of study
Form of studyWay of compl.Extent
Full-time Credit and Examination 2+0
Combined Credit and Examination 2+0

Subject aims expressed by acquired skills and competences

Teaching methods

Summary

The system design for control is conditioned by asking of analogue signal processing. The external tester gives only part of results in the high scale integration. The Boundary-Scan Test method application (B-ST) requires the application interconnection: TAP, interface control unit of TAP, register of built-in test structure B-ST. Languages for test designs are used for support of testing. This support runs on the GALILEO at the workstations HP712. The support architecture B-ST of programmable application specific circuits is used for PLD and FPGA.

Compulsory literature:

Recommended literature:

Way of continuous check of knowledge in the course of semester

Průběžná kontrola studia: Zpracování samostatného projektu

E-learning

Další požadavky na studenta

Prerequisities

Subject has no prerequisities.

Co-requisities

Subject has no co-requisities.

Subject syllabus:

Přednášky: Modelování elektronických obvodů, návrh konečných automatů, využití knihovních prvků VHDL při návrhu hradlových polí. Návrh testů elektronických obvodů, deterministické, pseudonáhodné a heuristické testy, využití v biomedicíně. Návrh obvodů se snadným testováním, autonomně testované obvody, podpora návrhu architektury, automatizace návrhu testů, jazyk BSDL, podpora testování přístrojovou technikou, logické analyzátory. Návrh architektur s vysokým stupněm paralelismu. Modelování poruch na úrovni modelů chování, porovnání aritmetických a data-flow modelů chování, jejich interpretace při překladu do struktury hradlového pole, překlad modelů chování do různých architektur (re-targeting). Teorie pseudonáhodného generování testovacích vektorů, užití uživatelem specifikovaných datových registrů ve struktuře Boundary-Scan Test architektury. Vyhodnocování kvality autonomního testu pomocí zkušebních programů (benchmark). Návrh testovacích struktur regulárních obvodů CPLD, prostředky pro snadné testování a pro autonomní testování, vyhodnocování výsledků testů regulárních obvodů, poruchy vzniklé chybným programováním a jejich rozpoznání. Návrh systémových testů v systémech se snadným testováním, vyhodnocování autonomních testů, komprimace odezev, pokrytí poruchy testem, náklady na testování, technologičnost výroby a vyhodnocování testů, zabezpečení proti vlivu poruch (current testing), spolehlivost. Testování analogových a smíšených obvodů, modelování poruch analogových obvodů, metody vyhodnocování testů analogových obvodů, vestavěné struktury pro snadné testování analogových obvodů, vyhodnocování testů pomocí neuronových sítí. Projekty: Ke zkoušce je požadován projekt, který představuje komplexní smíšený systém.

Conditions for subject completion

Full-time form (validity from: 1960/1961 Summer semester, validity until: 2012/2013 Summer semester)
Task nameType of taskMax. number of points
(act. for subtasks)
Min. number of points
Exercises evaluation and Examination Credit and Examination 100 (145) 51
        Examination Examination 100  0
        Exercises evaluation Credit 45  0
Mandatory attendence parzicipation:

Show history

Occurrence in study plans

Academic yearProgrammeField of studySpec.FormStudy language Tut. centreYearWSType of duty
2005/2006 (P2645) Electrical Engineering, Communication and Computer systems (2612V045) Technical Cybernetics P Czech Ostrava Choice-compulsory study plan
2004/2005 (P2645) Electrical Engineering, Communication and Computer systems (2612V045) Technical Cybernetics P Czech Ostrava Choice-compulsory study plan
2003/2004 (P2645) Electrical Engineering, Communication and Computer systems (2612V045) Technical Cybernetics P Czech Ostrava Choice-compulsory study plan
2002/2003 (P2612) Electrical Engineering and Computer Science (2612V045) Technical Cybernetics P Czech Ostrava Choice-compulsory study plan
2001/2002 (P2612) Electrical Engineering and Computer Science (2612V045) Technical Cybernetics P Czech Ostrava Choice-compulsory study plan

Occurrence in special blocks

Block nameAcademic yearForm of studyStudy language YearWSType of blockBlock owner